• <p id="k0kod"></p>
    廣東可易亞半導體科技有限公司

    國家高新企業

    cn en

    新聞中心

    nmos和pmos這兩種有什么區別|pmos晶體管漏極電壓條件

    信息來源:本站 日期:2017-08-10 

    分享到:

    PMOS晶體管

    1.NMOS+PMOS-構成CMOS

    圖1. 18所示的PMOS晶體管是在n型基底上構成p+型的源區和漏區。假如采用p型硅襯底,如圖1.19所示,在p型襯底上先作成n型基底,把這個n型區域稱為n阱( well)。

    mos管

    圖1. 20(a)是在p型硅襯底上構成的CMOS剖面表示圖。以n阱為基底作成PMOS晶體管,以p型硅襯底為基底作成NMOS晶體管。

    通常n阱中需介入n+區與正電源電壓VDD銜接,也有可能取獨立的電位。例如,p型硅襯底上構成多個n阱時,也能夠其中某一個n阱與VDD銜接,而其他n阱與源極取等電位。但是p型硅襯底必需與負電源電壓銜接。就是說PMOS晶體管的基底可取的電位與NMOS晶體管相比,自在度要大。

    mos管

    假如運用n型硅襯底,如圖1. 20(b)所示,先在n型硅襯底上構成p阱,作成以p阱為基底的NMOS晶體管。PMOS晶體管的基底是n型硅襯底。

    普通來說,運用p型硅襯底的狀況比擬多,所以這里主要對運用p型硅襯底的狀況停止討論。

    2. PMOS晶體管漏極電流的表達式

    PMOS晶體管中,如圖1.21所示,以源極為基準電位給柵極加負的電壓,在柵氧化膜下方感應出空穴,構成p型反型層(p溝),使電流流過。所以PMOS晶體管的閾值電壓VTP是負值。電流從源極流向漏極時,漏極電流ID取正值,源極—柵極間電壓V SG和源極—漏極間電壓VSD取圖1,22所示的極性時,PMOS晶體管的漏極電流ID由下式給出:

    式中,VTP是PMOS晶體管的閾值電壓。

    如果采用各電壓的絕對值,那么漏極電流的式(1.1)和式(1.4)也分別適用NMOS晶體管和PMOS晶體管;

    圖1. 23和圖1.24分別示出漏極電流與源極漏極間電壓的關系曲線,以及漏極電流與源極—柵極間電壓的關系曲線。


    聯系方式:鄒先生

    聯系電話:0755-83888366-8022

    手機:18123972950

    QQ:2880195519

    聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1


    關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”

    長按二維碼識別關注