<bdo id="34zg4"><optgroup id="34zg4"><big id="34zg4"></big></optgroup></bdo>
  • <track id="34zg4"></track>
    1. <bdo id="34zg4"></bdo>
      1. 廣東可易亞半導體科技有限公司

        國家高新企業

        cn en

        新聞中心

        cmos管和晶體管的接口作以接口說明以及詳解

        信息來源:本站 日期:2017-08-25 

        分享到:

        晶體管與CMOS邏輯的接口

        CMOS電路的最末級,通常是用顯現器顯現,或者介入繼電器控制大電流,或者向遠處傳送信號等,很少沒有不借助晶體管的。

        但是,在與這個晶體管接口時的困難不測地多。例如,由于與晶體管的基極連接的電阻過于小,從CMOS引出過大電流;或者電阻過大,使晶體管無法驅動。

        下面對各種場所與晶體管的接口作以說明。

        (1)發射極接地NPN晶體管→CMOS:圖l3.35(a)一(c)示出同~電源下,Vcc>VDD,Vcc

        (2)射極跟隨器NPN晶體管→CMOS:與(1)的情況相反,在“L”電平常容易混入噪聲,存在從“L”向“H”時容易產生延遲的缺陷。圖13.36(a)一(c)示出接口例。

        (3)發射極接地PNP晶體管→CMOS:如圖13. 37(a)所示,在降落時有延遲,在“L”電平要留意噪聲。

        (4)射極跟隨器PNP晶體管→CMOS:其例子示于圖13. 37(b)。與(3)的情況相反,上升時產生延遲,“H”電平抗噪聲才干弱。

        mos管
        mos管

        (5)互補電路→CMOS:在(1)~(4)的電路中,當晶體管個CMOS的布線變長時,在“H”或者“L”電平,噪聲容易混入,由于布線電容而增大延遲時間。由于這些缺陷,所以對布線的長度有限制。這種情況下,運用圖13.38所示的互補電路使阻抗降落,關于改善噪聲和延遲時間有效果。
        mos管

        (6) CMOS→NPN晶體管:CM0S的輸出端由于負載過重而招致電流缺乏,或者耐壓缺乏的場所,需求這種接口。

        由于經過CMOS的p溝FET流出的電流(IOH)變成晶體管的基極電流,所以能夠驅動它的hfe的電流。進而在驅動大負載的場所,運用達林頓晶體管。

        圖13. 39示出NPN晶體管驅動電路的例子。
        mos管

        (7) CMOS→PNP晶體管:圖13. 40示出電路例。

        mos管

        (8) CMOS→互補電路:將CMOS電路的信號向遠方傳送的場所,如前所述,為了抗噪聲、防止布線電容惹起的延遲,應該采用互補電路。其接口例子示于圖13. 41。
        mos管


        聯系方式:鄒先生

        聯系電話:0755-83888366-8022

        手機:18123972950

        QQ:2880195519

        聯系地址:深圳市福田區車公廟天安數碼城天吉大廈CD座5C1



        關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”

        長按二維碼識別關注